人人妻人人澡人人爽国产一区,欧美区一区二区三区

頭條

AMD慶祝賽靈思成立40周年

AMD慶祝賽靈思成立40周年

40 年前，賽靈思（Xilinx）推出了一種革命性的設(shè)備，讓工程師可以在辦公桌上使用邏輯編程。賽靈思開發(fā)的現(xiàn)場可編程門陣列（FPGA）使工程師能夠?qū)⒕哂凶远x邏輯的比特流下載到臺式編程器中立即運行，而無需等待數(shù)周才能從晶圓廠返回芯片。如果出現(xiàn)錯誤或問題，設(shè)備可以在那里重新編程。

教程：基于FPGA的IDELAY2/ODELAY2

　　IO 靈活性是FPGA 最大的優(yōu)點之一。如果我們設(shè)計的 PCB 信號走線不完美，IO的靈活性使我們能夠?qū)R進(jìn)入設(shè)備的高速數(shù)據(jù)，幫助我們擺脫困境。

發(fā)表于：10/24/2022

教程：SDRAM存儲控制器的設(shè)計與實現(xiàn)

　　本例將介紹SDRAM的使用。SDRAM是一個存儲器件，存儲容量大，存儲速度比較快，速度可達(dá)100M，特別適合用來當(dāng)做視頻或者音頻中的存儲器件。

發(fā)表于：10/24/2022

教程：如何利用FPGA硬件并行的優(yōu)勢設(shè)計高速高精度聲源定位系統(tǒng)

　　頻繁雜亂的鳴笛聲，不但給周邊居民的生活質(zhì)量造成很大影響，而且增加了駕駛員的疲勞，影響行駛安全，并使乘客和行人在出行時倍感煩躁不安。在大多數(shù)城市的道路上，時常出現(xiàn)禁止鳴笛的標(biāo)志，然而并不是所有人都能自覺地遵守規(guī)則，對鳴笛之人進(jìn)行適當(dāng)?shù)奶幜P是確保這項規(guī)定能夠順利實施的必要舉措。　　我們決定利用麥克風(fēng)陣列獲取聲音信號，使用 FPGA 技術(shù)計算聲音的位置，使用 OPENMV 實現(xiàn)圖像的抓拍，最終實現(xiàn)對鳴笛車輛的準(zhǔn)確定位。

發(fā)表于：10/24/2022

入門：FPGA基礎(chǔ)知識

　　FPGA全稱是Field-Programmable Gate Array，即現(xiàn)場可編程門陣列。

發(fā)表于：10/24/2022

入門：FPGA、CPLD工作原理與簡介

　　可編程邏輯器件（Programmable Logic Device，PLD）起源于20世紀(jì)70年代，是在專用集成電路（ASIC）的基礎(chǔ)上發(fā)展起來的一種新型邏輯器件，是當(dāng)今數(shù)字系統(tǒng)設(shè)計的主要硬件平臺，其主要特點就是完全由用戶通過軟件進(jìn)行配置和編程，從而完成某種特定的功能，且可以反復(fù)擦寫。在修改和升級PLD時，不需額外地改變PCB電路板，只是在計算機上修改和更新程序，使硬件設(shè)計工作成為軟件開發(fā)工作，縮短了系統(tǒng)設(shè)計的周期，提高了實現(xiàn)的靈活性并降低了成本，因此獲得了廣大硬件工程師的青睞，形成了巨大的PLD產(chǎn)業(yè)規(guī)模。

發(fā)表于：10/24/2022

教程：基于FPGA實現(xiàn)多路UART/SPI通信系統(tǒng)

　　本次的設(shè)計為多路UART/SPI通信系統(tǒng)，可以實現(xiàn)一對多的通信。系統(tǒng)可以運行在UART模式，也可以運行在SPI模式。我選擇這一課題的原因主要是目前我所在的實驗室需要寫基于UART的快速通信。這一課題既可以幫助我鞏固之前學(xué)習(xí)的知識，又可以為我后面的項目做準(zhǔn)備。在完成課題的過程中，主要用到了FPGA狀態(tài)機、總線等方面的知識。這一課題可以應(yīng)用在需要高速異步串行或同步串行通信的應(yīng)用場合，如實時控制、監(jiān)測等。

發(fā)表于：10/24/2022

教學(xué)：FPGA存儲單元的四種調(diào)用方法

什么是XPM？可能很多人沒聽過也沒用過，它的全稱是Xilinx Parameterized Macros，也就是Xilinx的參數(shù)化的宏，跟原語的例化和使用方式一樣?？梢栽赩ivado中的Tools->Language Templates中查看都有哪些XPM可以例化。

發(fā)表于：10/21/2022

教學(xué)：基于Xilinx Zynq-7000系列XC7Z045/XC7Z100 SoC處理器設(shè)計

　　TL6678ZH-EVM開發(fā)板基于TI KeyStone架構(gòu)C6000系列TMS320C6678八核C66x定點/浮點DSP，以及Xilinx Zynq-7000系列XC7Z045/XC7Z100 SoC處理器設(shè)計。

發(fā)表于：10/21/2022

入門：FPGA內(nèi)部詳細(xì)架構(gòu)解析

FPGA 芯片整體架構(gòu)大體按照時鐘域劃分的，即根據(jù)不同的工藝、器件速度和對應(yīng)的時鐘進(jìn)行劃分。

發(fā)表于：10/21/2022

Linux教學(xué)——15張圖詳解四線制SPI通訊

15張圖詳解四線制SPI通訊

發(fā)表于：10/21/2022