頭條 AMD慶祝賽靈思成立40周年 40 年前，賽靈思（Xilinx）推出了一種革命性的設備，讓工程師可以在辦公桌上使用邏輯編程。 賽靈思開發(fā)的現(xiàn)場可編程門陣列（FPGA）使工程師能夠將具有自定義邏輯的比特流下載到臺式編程器中立即運行，而無需等待數(shù)周才能從晶圓廠返回芯片。如果出現(xiàn)錯誤或問題，設備可以在那里重新編程。 最新資訊 Linux教學——圖解TCP、UDP，流量控制，擁塞控制，一次看懂 圖解TCP、UDP，流量控制，擁塞控制，一次看懂 發(fā)表于：10/26/2022 Linux教學——終端調試哪家強？ 無數(shù)次被問道：你在終端下怎么調試更高效？或者怎么在 Vim 里調試？好吧，今天統(tǒng)一回答下，我從來不在 vim 里調試，因為它還不成熟。那除了命令行 GDB 裸奔以外，終端下還有沒有更高效的方法？能夠讓我事半功倍？ 發(fā)表于：10/26/2022 入門：FPGA重要資源CLB、Slice、LUT介紹 淺談XILINX FPGA CLB單元 之 進位邏輯鏈（CARRY4原理分析，超前快速進位邏輯結構） 發(fā)表于：10/25/2022 教程：如何在應用程序中實現(xiàn) IDELAY 功能 基于FPGA實現(xiàn)各種設計的首要前提是理解并掌握數(shù)字的表示方法，計算機中的數(shù)字表示方法有兩種：定點數(shù)表示法和浮點數(shù)表示方法。其中，對于浮點數(shù)盡管當前應用最為廣泛的是基于IEEE 754所設計的浮點數(shù)表示方法，Xilinx（忘記Altera中是否有對應的IP核）的IP核中也提供了相應的設計方法，但其表示方法缺乏FPGA設計應有的靈活性，而且資源消耗相對嚴重，因此可以根據(jù)應用的需要，設計好基于FPGA實現(xiàn)的自定義浮點數(shù)。 發(fā)表于：10/25/2022 ARM+FPGA架構有什么優(yōu)勢？ 近年來，隨著中國新基建、中國制造2025的持續(xù)推進，單ARM處理器越來越難勝任工業(yè)現(xiàn)場的功能要求，特別是能源電力、工業(yè)控制、智慧醫(yī)療等行業(yè)通常需要ARM+FPGA架構的處理器平臺來實現(xiàn)特定的功能，例如多路/高速AD采集、多路網(wǎng)口、多路串口、多路/高速并行DI/DO、高速數(shù)據(jù)并行處理等。 發(fā)表于：10/25/2022 入門：數(shù)字硬件建模SystemVerilog篇OpenFPGA介紹 經(jīng)過幾周的更新，SV核心部分用戶自定義類型和包內(nèi)容已更新完畢，接下來就是RTL編程語句。 發(fā)表于：10/25/2022 入門：FPGA編程三大范例 現(xiàn)如今，即使軟件程序可自動轉換（或綜合）為硬件，但要實現(xiàn)可接受的結果質量 （QoR），仍需要額外工作（例如，重寫軟件）以幫助 HLS 工具實現(xiàn)期望的性能目標。為此，您需要了解正確編寫軟件的最佳實踐，以確保在 FPGA 器件上正常執(zhí)行軟件。在接下來的幾個章節(jié)內(nèi)，將著重探討如何首先識別部分宏觀級別架構最優(yōu)化以明確程序結構，然后聚焦更細化的微觀級別架構最優(yōu)化來實現(xiàn)性能目標。 發(fā)表于：10/25/2022 編程FPGA的軟件棧演進技術解析 在收購之前的2014年，Altera的19億美元收入中，有16%來自于與數(shù)據(jù)中心相關的計算、網(wǎng)絡和存儲業(yè)務，其總值達到3.04億美元。那些在這個領域深耕十幾二十年的通信和無線設備系統(tǒng)制造商想要有更高的能源效率，更低的成本和更高的擴展性，這些都是FPGA所擅長的領域。 發(fā)表于：10/24/2022 掃盲：復位信號如何影響FPGA資源利用率 在數(shù)字系統(tǒng)設計中，我們傳統(tǒng)上都認為，應該對所有的觸發(fā)器設置一個主復位，這樣將大大方便后續(xù)的測試工作。所以，在所有的程序中，我往往都在端口定義中使用同一個reset信號（其實好多時候根本就沒有用到）。所以，當看到文檔中提到，“不建議在FPGA設計中使用全局復位，或者說應該努力避免這種設計方式”時，許多設計人員（包括我）都會覺得非常難以理解，這種設計思想跟我們通常的認識是相沖突的！ 發(fā)表于：10/24/2022 教程：基于FPGA圖像處理的視頻流實時處理系統(tǒng) 本設計針對低照度高動態(tài)情況下，單幀圖像曝光不足導致的圖像噪聲大、色彩失準等問題，在傳統(tǒng)的 HDR 多幀融合（Frames Merging）方法上，采用層次化的圖像配準（Image Alignment）方案、自適應白平衡（White Balance）與色調映射（Tone Mapping）策略，在降低圖像噪聲、真實還原景物色彩的基礎上，極大 抑制了多幀融合時常見的運動偽影（MoTIon ArTIfact）現(xiàn)象。本設計采用 FPGA 進 行圖像處理加速后，可以實現(xiàn)視頻流的實時處理，視頻流經(jīng)過攝像頭輸入后，由 FPGA 進行處理并以較低的時延經(jīng) HDMI 信號輸出。 發(fā)表于：10/24/2022 ?…9101112131415161718…?
