內(nèi)容簡介：為了有效測試通信電臺的實(shí)際抗干擾性能，提出了一種基于FPGA的高斯白噪聲梳狀譜干擾信號設(shè)計方案，相比傳統(tǒng)隨機(jī)相位調(diào)頻梳狀譜干擾，在對抗寬帶通信系統(tǒng)時干擾效果更強(qiáng)。該方案以FPGA為核心，通過改進(jìn)Ziggurat算法和DDS技術(shù)實(shí)現(xiàn)梳狀譜干擾信號的生成，在滿足高速、高性能的同時，具有較強(qiáng)的靈活性。并通過DA芯片輸出，實(shí)現(xiàn)了3~11個梳狀譜信號的生成。實(shí)驗(yàn)結(jié)果表明：生成的梳狀譜干擾信號頻率控制誤差小于0.001%，干擾效果量化一個指標(biāo)。